Source code

 
Simulator/Assembler updated 20180519.

RISC Relay CPU Assembler and Simulator

  												 
  												 

Calculator simulation

arcsin arccos arctan    ln    eX
 
0
PC
0000
CL
0000
DH
0000
DL
0000
XH
0000
XL
0000
YH
0000
YL
0000
RAM contents
0000 0000 0000 0000 0000
0004 0000 0000 0000 0000
0008 0000 0000 0000 0000
000C 0000 0000 0000 0000
0010 0000 0000 0000 0000
0014 0000 0000 0000 0000
0018 0000 0000 0000 0000
001C 0000 0000 0000 0000
0020 0000 0000 0000 0000
0024 0000 0000 0000 0000
0028 0000 0000 0000 0000
002C 0000 0000 0000 0000

Labels

Name Address Value

ROELH - Thanks to Marco Schweighauser for the framework (2015) | MIT License | Blog